



## PATENT ABSTRACTS OF JAPAN

(11) Publication number: **05047886 A**(43) Date of publication of application: **26.02.93**

(51) Int. Cl. **H01L 21/66**  
**G01B 11/24**  
**G01N 21/88**  
**G03F 1/08**  
**H01L 21/027**

(21) Application number: **03228833**(22) Date of filing: **14.08.91**(71) Applicant: **HITACHI ELECTRON ENG CO LTD**(72) Inventor: **JINGU TAKAHIRO**


(54) **DETERMINATION OF OPTIMUM THRESHOLD  
 VALUE FOR DETECTING FOREIGN MATTER**

COPYRIGHT: (C)1993,JPO&Japio  
 (a)


(57) Abstract:

**PURPOSE:** To provide a method for determining an optimum threshold value rapidly by computerized processing using a statistic technique in a wear foreign matter inspector.

**CONSTITUTION:** At every stage of the process of IC chips, optional adjacent chips on a wafer surface are selected for testing as test chips. These are tested by a foreign matter inspector and subjected to computerized processing to prepare a frequency distribution of pixel count  $N_g$  to the level  $L_v$  of each pixel signal, and an approximation curve  $f(L_v)$  approximate to this frequency distribution is determined. The level of a pixel signal with an approximation curve of 0 is calculated to be an optimum threshold value  $V_{th}$ . This enables an optimum threshold value at every stage of the process to test chips to be determined by computerized processing and the optimum threshold value to be applied for IC chips at every stage of the process, thereby eliminating influences of patterns to detect foreign matters satisfactorily.



(b)



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平5-47886

(43) 公開日 平成5年(1993)2月26日

(51) Int.Cl. <sup>5</sup>	識別記号	片内整理番号	F I	技術表示箇所
H 0 1 L 21/66	J	7013-4M		
G 0 1 B 11/24	F	9108-2F		
G 0 1 N 21/88	E	2107-2J		
	J	2107-2J		
		7352-4M		
			H 0 1 L 21/30	3 0 1 V
審査請求 未請求 請求項の数 1 (全 5 頁) 最終頁に続く				

(21) 出願番号 特願平3-228833

(22) 出願日 平成3年(1991)8月14日

(71) 出願人 000233480

日立電子エンジニアリング株式会社  
東京都千代田区大手町2丁目6番2号

(72) 発明者 神宮 孝広

東京都千代田区大手町二丁目6番2号 日  
立電子エンジニアリング株式会社内

(74) 代理人 弁理士 梶山 信是 (外1名)


(54) 【発明の名称】 異物検出用の最適閾値決定方法

(57) 【要約】

【目的】 ウエハ異物検査装置において、統計的な手法を用い、コンピュータの処理により最適閾値を迅速に決定する方法を提供する。

【構成】 ICチップの各プロセス段階において、ウエハ表面の任意の隣接チップを選択してテストチップとしてテストする。異物検査装置によりこれをテストし、コンピュータの処理により、各画素信号のレベル $L_v$ に対する画素数 $N_v$ の頻度分布を作成し、この頻度分布に近似する近似曲線 $f(L_v)$ を求める。近似曲線が0となる画素信号のレベルを算出し、これを最適閾値 $V_{m+h}$ とする。

【効果】 コンピュータの処理により、各プロセス段階のテストチップに対する最適閾値が迅速に決定され、各プロセス段階のICチップに対して最適閾値を適用することにより、パターンの影響を排除して異物が良好に検出される。



1

## 【特許請求の範囲】

【請求項1】 ウエハの表面に形成された同一パターンを有する複数のICチップを検査対象とし、隣接した2個の該ICチップに対してレーザビームを走査し、該表面の散乱光を光センサにより受光し、該光センサの各画素が出力する対応する画素信号の差分データを、適当な閾値に比較して異物を検出するウエハ異物検査装置において、前記パターンを形成するプロセスの段階ごとに任意の隣接チップをテストチップとしてテストし、コンピュータの処理により、該テストチップの前記差分データの各画素信号のレベルに対する前記画素の個数の頻度分布を作成し、該頻度分布に近似する近似曲線を求め、該近似曲線が0となる前記レベルを算出し、該レベルを最適閾値とすることを特徴とする、異物検出用の最適閾値決定方法。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】 この発明は、異物検査装置において異物を検出するための最適閾値の決定方法に関する。

## 【0002】

【従来の技術】 半導体ICの製造においてはシリコンなどの素材のウエハに対して、同一のパターンを有する多数のICチップ（以下単にチップという）が形成され、この段階で異物検査が行われる。異物検査はレーザビームをウエハ面に投射し、その反射または散乱光を受光してなされるが、異物とともにパターンからも散乱光が散乱されるので、これらを区別して異物のみを検出することが必要、かつ重要である。これに適応する方法には各種のものが開発されているが、その一つとして互いに隣接した2個のチップ（隣接チップ）を相互に比較する方法がある。

【0003】 図2(a)～(c)は上記の異物検査装置の概略構成と隣接チップの比較による異物検出方法を示す。(a)に示すように、ウエハ1の表面には、オリエンテーション・フラット(OF)を基準線(X軸とする)として、同一パターンを有する多数のチップ11がマトリックス状に形成されている。(b)において、ウエハは移動ステージ2に載置され、これに対して検査光学系3の光源3aよりレーザビームL<sub>r</sub>をウエハの表面に照射する。ウエハはX方向に往復移動されてレーザビームが各チップ列を順次に走査し、その散乱光が対物レンズ3bを経てCCDセンサ3c（他の光センサでも可）に入力する。(c)(i)において、チップ列中の任意の隣接チップを11a, 11bとし、チップ11bには図示の位置に異物p<sub>1</sub>, p<sub>2</sub>が付着しているとする。まずチップ11aの散乱光を受光し、CCDセンサの各画素の出力信号（以下単に画素信号という）は逐次に画素信号処理部4に入力し、A/D変換器4aによりデジタル化され、メモリ(MEM)4bに記憶される。ついでチップ11bの散乱光より同様にえられる各画素信号が差分回路4cに入力し、MEM

2

に記憶されているチップ11aの各画素信号との差分データが出力される。(c)(ii)は両チップのパターンP<sub>r</sub>および異物p<sub>1</sub>, p<sub>2</sub>に対する各画素信号g<sub>n</sub>（nは画素番号）よりなる画素データS<sub>a</sub>, S<sub>b</sub>を示し、パターンの無い基板面Kは値が低く、パターンP<sub>r</sub>は反射率が高いので値が大きい。また、異物p<sub>1</sub>, p<sub>2</sub>の画素信号gはデータS<sub>b</sub>の上方に突出している。前記したように両パターンP<sub>r</sub>は同一であるので、両画素データのパターン部分はほぼ同一となり、これらの差分をとると(ii)に示す差分データ(S<sub>b</sub> - S<sub>a</sub>)がえられる。差分データは異物検出部4dにおいて適当な閾値V<sub>th</sub>と比較されて異物p<sub>1</sub>, p<sub>2</sub>が検出され、異物データはコンピュータ(CPU)4eにより編集されて表示器4fにマップ表示される。

## 【0004】

【発明が解決しようとする課題】 上記においては両画素データS<sub>a</sub>, S<sub>b</sub>のパターン部分は同一と仮定したが、両チップのパターンが同一であっても、例えば照射位置によるレーザビームの強度変化などにより対応した両画素信号gはかならずしも同一とならない。このために、差分データ(S<sub>b</sub> - S<sub>a</sub>)には、(ii)に例示した残留パターンRが残留する。このような差分データより、残留パターンRを検出することなく異物p<sub>1</sub>, p<sub>2</sub>のみを検出するためには、残留パターンにに応じた最適の閾値を設定することが必要である。一方、ICの製造プロセスの段階が進行するにつれて、パターンは反射率が変化するので、残留パターンもまたプロセスごとに変化する。従って、最適閾値は少なくともプロセスの段階ごとに決定することが必要である。これに対して、従来においてはプロセスごとに任意の隣接チップをとってテストチップとし、手作業により閾値を増減しながら異物検出を繰り返して最適値を求める方法が行われている。しかしこの方法では作業者の熟練度などにより左右されて最適閾値がかならずしもえられず、また決定するまでの作業時間が長くなる欠点がある。この発明は以上に鑑みてなされたもので、統計的な手法を用い、コンピュータの処理により最適閾値を迅速に決定する方法を提供することを目的とする。

## 【0005】

【課題を解決するための手段】 この発明は上記の目的を達成する最適閾値の決定方法であって、上記のウエハ異物検査装置において、チップパターンを形成するプロセスの段階ごとに、任意の隣接チップをテストチップとしてテストを行う。コンピュータの処理により、テストチップの各画素信号のレベルに対する画素数の頻度分布を作成し、この頻度分布に近似する近似曲線を求める。近似曲線が0となるレベルを算出し、これを最適閾値とするものである。

## 【0006】

【作用】 上記の最適閾値の決定方法においては、コンピ

ュータの処理により、画素信号のレベル対画素数の頻度分布とその近似曲線、および近似曲線が0となる画素信号のレベルの作成または算出が迅速になされて最適閾値が短時間でえられる。ここで、頻度分布と近似曲線について述べると、各画素信号のレベルはランダムであり、またその画素の総数は非常に多いので、これらをレベル順に並べた各レベルに対する画素数の頻度分布は誤差分布、またはそれに近いものを示す。ただし、異物は個数が極めて小数であり、またパターン部分より突出しているため、パターン部分の頻度分布よりレベルの高い方に分散する。頻度分布の近似曲線が0となる画素信号のレベルを算出し、これを閾値とするとパターン部分の画素数は0となが、一方、異物の画素は近似曲線よりレベルの高い方に分散するから、パターン部分は検出されずに異物のみが検出される。以上により、近似曲線が0となる画素信号のレベルを最適閾値と決定され、これを検査装置に設定して当該プロセス段階の各チップに対する異物検査がなされる。

【0007】

【実施例】図1はこの発明の一実施例を示し、(a)は頻度分布作成回路の構成図、(b)は頻度分布とその近似曲線を示す図である。図1(a)において、頻度分布作成回路5は前記した図2(b)の異物検査装置の差分回路4cとCPU4eの間に接続される。ICチップの各プロセスにおけるテストチップを任意に選定し、異物検査装置によりテストする。テストチップのテストにより差分回路4cより差分データ( $S_b - S_a$ )が出力される。差分データの各画素信号にはレベル( $L_v$ )に対応したアドレス番号を付与し、このアドレス番号をメモリ(MEM)5aのアドレス端子ADに入力してアドレスを指定する。指定された都度、アドレスに記憶された画素数データがデータDAの出力(OUT)端子より読出され、加算器5bにより“1”が加算されて入力(IN)端子よりMEMに入力し、当該アドレスの画素数データを更新する。逐次の画素信号によるアドレス指定により、テストチップの全面に対するレベル別の画素数データが累積され、これをCPUにより読出して(b)に例示するレベル $L_v$ 対画素数 $N_s$ の頻度分布が作成される。この頻度分布において、残留パターンに対する頻度分布[R]の画素数 $N_s$ は、レベル $L_v$ が0のとき最大値をとり、レベル $L_v$ の増加とともに階段状に下降する。これに対して異物 $[p_1 \sim p_n]$ は、[R]から離れてレベル $L_v$ の高い方に分散している。CPUの処理により、頻度分布

[R]に近似する近似曲線 $f(L_v)$ を求める。図においては $f(L_v)$ を便宜上ほぼ直線としたが、一般には2次曲線ないしは誤差曲線となり、いずれにしても容易に求められる。ここで、 $f(L_v)$ が横軸と交わる交点qを求めると、交点qではパターンの画素数 $N_s$ が0となるので、これを閾値とすることにより残留パターンRは検出されず、異物 $p_1 \sim p_n$ のみが検出される。すなわち交点qのレベルが最適閾値 $V_{opt}$ と決定される。なお、小さい異物は[R]のなかに混在して検出されず、これが異物の大きさに対する検出限界となる。以上の最適閾値 $V_{opt}$ は当該プロセス段階の各ICチップの異物検査に適用される。

【0008】

【発明の効果】以上の説明のとおり、この発明による最適閾値の決定方法においては、ICチップの各プロセス段階におけるテストチップに対して、コンピュータの処理により、画素信号のレベル対画素数の頻度分布と近似曲線の作成、および近似曲線が0となる画素信号のレベルを最適閾値と決定されるもので、隣接チップの比較方法による異物検査に寄与するところには大きいものがある。

【図面の簡単な説明】

【図1】 この発明の一実施例を示し、(a)は頻度分布作成回路の構成図、(b)は頻度分布とその近似曲線を示す図である。


【図2】 (a)はウエハに形成されたICチップ、(b)は隣接チップの比較方法による異物検査装置の概略構成、(c)は隣接チップの各画素データと差分データをそれぞれ示す図である。

【符号の説明】


1…ウエハ、11,11a,11b…ICチップ、チップ、2…移動ステージ、3…検査光学系、3a…光源、3b…対物レンズ、3c…CCDセンサ、4…画素信号処理部、4a…A/D変換器、4b…メモリ(MEM)、4c…差分回路、4d…異物検出部、4e…コンピュータ(CPU)、4f…表示器、5…頻度分布作成回路、5a…メモリ(MEM)、5b…加算器、L<sub>r</sub>…レーザビームの走査線、OF…オリエンテーション・フラット、Pr…パターン、R…残留パターン、 $p_1, p_2 \sim p_n$ …異物、 $g, g_n$ …画素信号、 $S_a, S_b$ …画素データ、( $S_b - S_a$ )…差分データ、 $N_s$ …画素数、 $L_v$ …画素信号のレベル、 $V_{th}$ …閾値、 $V_{opt}$ …最適閾値。

【図1】


(a)



(b)



【図2】



フロントページの続き

(51) Int. Cl.<sup>5</sup>

G 0 3 F 1/08

H 0 1 L 21/027

識別記号

庁内整理番号

S 7369-2H

F I

技術表示箇所